Top 10 # Xem Nhiều Nhất Vi Cấu Trúc Là Gì Mới Nhất 1/2023 # Top Like | Comforttinhdauthom.com

Vi Cấu Trúc Sandy Bridge

Nguyên tắc của chiến lược này rất đơn giản đó là họ nâng cấp quy trình sản xuất hoặc đưa ra vi cấu trúc mới . Chu kì của chiến lược này trong thời gian 02 năm .

Cuối năm 2008 , Intel giới thiệu vi cấu trúc Nehalem và trong đầu năm 2010 bắt đầu sản xuất những bộ vi xử lí Westmere bằng công nghệ 32nm , sau đó trong năm 2011 lại có một chu kì mới , cấu trúc mới .

Sandy Bridge là tên mã của vi cấu trúc mới sau Nehalem trong những bộ vi xử lí được sản xuất bằng công nghệ 32nm .

Đầu tiên đó là quy trình sản xuất những bộ vi xử lí Westmere phức tạp . Những CPU này có chứa hai khuôn ( Die ) bán dẫn dựa trên hai công nghệ sản xuất khác nhau được ghép chung vào một vỏ . Trong khi đó quy trình 32nm hiện thời đã đủ sức để cho phép sản xuất những bộ vi xử lí phức tạp hơn với sản lượng cao . Thứ hai những bộ vi xử lí Nehalem đã đạt tới tần số làm việc lớn nhất , do vậy rất khó để có thể chạy Overclock mà lại không vượt qua mức TDP chuẩn . Điều đó có nghĩa là cần tìm ra cách mới để tăng hiệu suất làm việc tức là cần một vi cấu trúc mới .

Hai năm đã qua , Intel đã làm rất tốt công việc tích hợp nhiều tính năng của Chipset vào trong CPU . Những bộ vi xử lí đầu tiên của cấu trúc Nehalem là Bloomfield , đã tích hợp mạch điều khiển bộ nhớ . Thế hệ tiếp theo là Lynnfield đã có thêm điều khiển Bus PCIe m bên cạnh điều khiển bộ nhớ . Sau đó Clarkdale tích hợp thêm lõi đồ họa , mặc dù lõi đồ họa là khuôn bán dẫn riêng bên trong gói CPU . Sandy Bridge đã làm công việc cuối cùng đó là tích hợp tất cả bằng một công nghệ sản xuất trên cùng khuôn bán dẫn bao gồm : lõi x86 , lõi đồ họa , mạch điều khiển bộ nhớ và mạch điều khiển Bus PCIe .

Khuôn bán dẫn của Sandy Bridge có kích thước 225mm 2 , nhỏ hơn so với Lynnfield hoặc Bloomfield 4-lõi hoặc thậm chí cả Gulftown 6-lõi 32nm . Những CPU Sandy Bridge sẽ có 2- hoặc 4-lõi , hỗ trợ công nghệ Hyper-Threading , 8MB Cache L3 , hỗ trợ bộ nhớ DDR3 2-kênh , sẽ hỗ trợ 16 Lane PCIe 2.0 , lõi đồ họa hỗ trợ DirectX 10.1 .

Bên cạnh tích hợp nhiều thành phần khác , trong vi cấu trúc Sandy Bridge cũng có những sự cải tiến đáng kể . Cấu trúc x86 trong Sandy Bridge đã được thay đổi để bảo đảm chạy nhanh hơn so với những bộ vi xử lí thế hệ trước khi chạy cùng tốc độ xung nhịp , nhưng chúng lại có mức độ tiêu thụ điện năng ít hơn do vậy mà những CPU Sandy Bridge sẽ có thể chạy với tốc độ cao hơn .

Hơn thế nữa trong vi cấu trúc x86 mới lại hỗ trợ những lệnh AVX (Advanced Vector Extensions) mới , được sử dụng nhiều trong những thuật toán của Multimedia , tài chính hoặc khoa học . AVX khác với những tập lệnh SSE Vector trước kia như có độ rộng phép toán cao hơn 256-bit thay vì 128-bit , do đó mà chúng sẽ cho phép xử lí dữ liệu lớn hơn trong khi mức độ tiêu hao tài nguyên ít hơn .

Bằng việc phát hành Sandy Bridge hồi đầu năm nay , Intel hy vọng những bộ vi xử lí này sẽ nhanh chóng chiếm lĩnh thị trường trong hầu hết những phân khúc giá cả khác nhau từ 100-300$ với những Chip Core i3 / i5 và i7 . Cuối năm 2011 , Intel sẽ đưa ra những Chip Sandy Bridge rẻ tiền hơn .

Bên cạnh những bộ vi xử lí trên , Intel cũng có những Chip Sandy Bridge tiết kiệm điện năng cho hệ thống mobile với TDP 45W hoặc 65W

Nếu xét về giá những bộ vi xử lí Nehalem vẫn sẽ thống trị trong những sản phẩm giá cao với những CPU Bloomfield và Gulftown LGA1366 và có thể bị thay thế từ cuối năm nay . Intel sẽ đưa ra nền tảng máy chủ để bàn LGA2011 đó là cấu trúc Sandy Bridge E đặc biệt với 8-lõi , 16MB Cache L3 , điều khiển bộ nhớ 4-kênh , 32 Lane PCIe 2.0 .

Sandy Bridge không phải có tất cả những bộ phận hoàn toàn mới khi so sánh với Clarkdale , nhưng nó lại dùng Socket LGA1155 trên những Motherboard mới .

Cùng với Sandy Bridge , Intel cũng có họ Chipset mới : P67 và H67 với đồ họa tích hợp . Như những Chipset LGA1156 , P67 và H67 mới rất đơn giản vì bây giờ những chức năng của North Bridge đã được chuyển vào bên trong CPU vì vậy chỉ còn một Chip South Bridge với những tính năng thông thường . Chúng sẽ hỗ trợ 02 cổng SATA 6.0Gbps

Thật không may khi mà những Chipset mới lại không hỗ trợ USB 3.0 vì thế những nhà sản xuất Motherboard LGA1155 sẽ dùng Chip điều khiển của nhà sản xuất khác như NEC , VIA để hỗ trợ USB 3.0 .

Tuy nhiên Sandy Bridge lại có mức độ tiêu thụ điện năng thấp hơn 25% .

Các kỹ sự Intel khẳng định Sandy Bridge có hiệu suất làm việc tăng lên trong khi mức độ tiêu thụ điện năng giảm đi . Sandy Bridge không phải chỉ cải tiến dựa trên cấu trúc Nehalem mà nó mượn nhiều ý tưởng từ dự án Pentium 4 thất bại . Tất nhiên vi cấu NetBurst , trong Pentium 4 , là sự thất bại của Intel nhất là việc nó tiêu thụ điện năng quá lớn , nhưng một số bộ phận trong Pentium 4 vẫn có mặt trong Core i3 , i5 và i7 mới .

Chúng ta bắt đầu chú ý tới sự thay đổi đáng kể trong vi cấu trúc Sandy Bridge bắt đầu từ Pipeline : khi những lệnh x86 được giải mã hóa thành những vi lệnh ( micro-ops ) đơn giản hơn . Bộ phận giải mã tương tự như trong Nehalem , nó xử lí 04 lệnh trong mỗi chu kì xung nhịp và hỗ trợ những công nghệ Micro-Fusion và Macro Fusion . Tuy nhiên những lệnh xử lí chuyển thành vi lệnh không chỉ được chuyển tới tầng xử lí tiếp theo mà nó còn được giữ lại ở mức độ Cache L0 . Nói một cách khác , bên cạnh bộ nhớ Cache L1 32KB thông thường cho những lệnh như trong hầu hết các bộ vi xử lí x86 , Sandy Bridge còn có thêm Cache L0 để lưu trữ những kết quả đã được giải mã . Cache này được lấy lại từ ý tưởng của vi cấu trúc NetBurst , nguyên lí hoạt động của nó tương tự như Execute Trace Cache .

Cache vi lệnh đã được giải mã có dung lượng 6KB và có thể lưu trữ được 1500 vi lệnh , trợ giúp rất nhiều cho Bộ phận giải mã ( Decoder ) . Nếu như Decoder phát hiện ra những lệnh đã được giải mã trước đó và bây giờ đang được lưu trữ trong Cache L0 thì nó sẽ không cần phải thực thi quá trình giải mã mới . Bộ nhớ đệm Cache L0 này hỗ trợ rất nhiều để giảm bớt tải công việc Decoder , đó là phần tiêu thụ nhiều điện năng trong CPU . Theo Intel 80% những lệnh lưu trữ trong Cache L0 được sử dụng lại trong hầu hết các ứng dụng . Bên cạnh đó khi Decoder trong Sandy Bridge nghỉ nó sẽ bị tạm thời vô hiệu hóa để tiết kiệm điện năng.

Cải tiến quan trọng thứ hai trong những tầng Pipeline đầu tiên đó chính là Bộ phận dự đoán rẽ nhánh – BPU ( Branch Prediction Unit ) .

Bạn có thể không đánh giá hết được tầm quan trọng khi mà BPU làm việc . Mỗi khi dự đoán rẽ nhánh bị sai nó sẽ yêu cầu dừng lại và xóa hoàn toàn Pipeline . Kết quả là dự đoán rẽ nhánh sai không chỉ ảnh hưởng tới hiệu suất làm việc mà lại tốn điện năng để thực hiện lại toàn bộ Pipeline . Intel đã thiết kế BPU để nó có thể làm việc cực kì hiệu quả trong những bộ vi xử lí mới . Tuy nhiên Intel đã thay đổi tất cả những bộ đệm của Sandy Bridge dùng để lưu trữ những Địa chỉ Rẽ nhánh và những Lịch sử Dự đoán bằng cách tăng thêm khoảng trống để lưu trữ dữ liệu này . Kết quả là Sandy Bridge có thể lưu trữ Lịch sử Dự đoán nhiều hơn mà không cần phải tăng kích thước của cấu trúc dữ liệu dùng trong BPU .Theo đánh giá của Intel , nhờ đó là BPU trong Sandy Bridge đã dự đoán chính xác nhiều hơn 5% so với những vi cấu trúc trước kia .

Nhưng bộ phận quan trọng trong tất cả các bộ vi xử lí OOO ( Out-of-Order ) chính là OOO Cluster , nó thay đổi đáng kể . Ở đây vi cấu trúc Sandy Bridge và NetBurst có vẻ như gần gũi với nhau nhất . Những kỹ sư của Intel đã mang PRF ( Physical Register File ) quay lại trong Sandy Bridge . PRF không được dùng trong vi cấu trúc Nehalem mà tập trung cải tiến RRF (Retirement Register File ) . Trước kia , khi chúng sắp xếp lại những vi lệnh , chúng dùng để lưu trữ tất cả thanh ghi sao lưu lại của mỗi hoạt động trong bộ đệm . Bây giờ chúng dùng liên kết tới những giá trị thanh ghi lưu trữ trong PRF . Cách làm này cho phép không chỉ hạn chế truyền dữ liệu thừa , mà nó còn ngăn chặn việc sao lưu những thanh ghi có cùng nội dung và như vậy tiết kiệm được không gian .

Kết quả là OOO Cluster trong Sandy Bridge có thể giữa được 168 vi lệnh tại cùng một thời điểm , còn trong Nehalem chỉ có thể lưu trữ được 128 vi lệnh trong ROB ( ReOrder Buffer ) . Bên cạnh đó một số điện năng cũng được tiết kiệm . Tuy nhiên việc thay thế giá trị thực tế bằng những liên kết tới đó cũng có mặt hạn chế đó là : Pipeline thực hiện cần có thêm tầng mới cho con trỏ ( Pointer ) để quả lí những liên kết .

Mặc dù vậy những nhà phát triển thực sự không có nhiều sự lựa chọn trong Sandy Bridge . Cấu trúc này hỗ trợ những lệnh AVX mới với những thanh ghi 256-bit . Việc thay đổi này cũng có mặt lợi là hại vì phải bù đắp bằng những công việc khác nhưng Intel đã bảo đảm những lệnh mới trong Sandy Bridge thực thi đủ nhanh . Trong trường hợp này để bảo đảm tận dụng hết những ưu điểm thì những nhà phát triển phần mềm sẽ phải chấp nhận dùng những lệnh mới trong ứng dụng của mình . AVX mới tăng thực thi những lệnh song song thông qua những tính toán vector .

Những lệnh AVX không khác hơn những lệnh SSE , khi tăng kích thước của thanh ghi vector SIMD lên 256-bit . Những lệnh AVX mới cho phép thực hiện lệnh mà không phá hủy có nghĩa là dữ liệu đầu tiên trong thanh ghi không bị mất . Kết quả là tập lệnh AVX , như là một sự cải tiến của cấu trúc được coi như là sự sáng tạo để tăng hiệu suất làm việc và tiết kiệm điện năng bởi vì chúng cho phép thực hiện nhiều thuật toán đơn giản và dùng vài lệnh để hoàn thành nhiệm vụ . Những lệnh AVX hoàn toàn có lợi với những tính toán nặng tính dấu phảy động như Multimedia , những ứng dụng khoa học và tài chính .

Những Bộ phận thực hiện ( Execution Unit ) cũng đã được thiết kế lại nhất là để cho những lệnh 256-bit thực hiện một cách hiệu quả . Thiết kế lại chủ yếu làm việc với hai cặp Execution 128-bit để xử lí gói dữ liệu 2567-bit một cách hiệu quả . Mỗi cổng ( Port ) thực thi trong ba cổng trong Sandy Bridge ( như Nehalem ) có những bộ phận để làm việc cùng một lúc với ba kiểu dữ liệu 64-bit , 128-bit nguyên và 256-bit thực . Và điều quan trọng nhất đó là sự sắp xếp lại này không ảnh hưởng tới băng thông của Execution Unit .

Sandy Bridge được thiết kế để làm việc với những lệnh Vector 256-bit vì thế mà những nhà phát triển của Intel đã phải chú tâm tới hiệu suất của những Bộ phận chức năng thực hiện việc Tải và Lưu trữ dữ liệu . Trong Nehalem có 03 cổng và chúng cũng vẫn được dùng trong Sandy Bridge , tuy nhiên để tăng hiệu quả công việc , Intel đã hợp nhất hai trong ba cổng này ( màu vàng trong hình dưới ) dùng để phục vụ Tải và Lưu trữ dữ liệu . Cổng thứ ba không thay đổi chỉ làm nhiệm vụ lưu trữ dữ liệu .

Mỗi cổng có thể cho phép 16-byte / chu kì đồng hồ và tất cả đều qua bộ nhớ Cache L1 dữ liệu . Kết quả là Sandy Bridge cho phép tải 32-byte dữ liệu và lưu trữ 16-byte dữ liệu trong một chu kì đồng hồ .

Nếu chúng ta so sánh những điều đã mô tả trên sẽ thấy Sandy Bridge có cấu trúc thay đổi đáng kể . Những sự thay đổi này sẽ cho phép sửa đổi những nút thắt cổ chai dữ liệu trong Nehalem

Vi Xử Lý Và Cấu Trúc Máy Tính Vi Xử Lý 8086

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

BÀI TẬP LỚN MÔN: VI XỬ LÝ VÀ CẤU TRÚC MÁY TÍNH

Sinh viên thực hiện

Lớp/Khóa

Khoa

ĐIỆN TỬ2K12

ĐIỆN TỬ

NGUYỄN VĂN CHUNG

ĐỒNG VĂN TUẤN NGUYỄN THỊ XOAN

Giáo viên hướng dẫn : Th.S Dương Thị Hằng.

LỚP ĐIỆN TỬ 2 K12

1

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

LỚP ĐIỆN TỬ 2 K12

2

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

Nhận xét và đóng góp ý kiến của giáo viên: …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… ……………………………………………………………………………………………

Chúng em xin chân thành cảm ơn!

LỚP ĐIỆN TỬ 2 K12

3

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

PHỤ LỤC: BỘ CÔNG THƯƠNG…………………………………………………………………………………………………….1 Đề tài số: 4/19…………………………………………………………………………………………………….. 1

LỜI NÓI ĐẦU………………………………………………………………………………………………………………2 I. NỘI DUNG THỰC HIỆN………………………………………………………………………………………..5 II. MỤC ĐÍCH VÀ YÊU CẦU…………………………………………………………………………………..5 1. Mục đích………………………………………………………………………………………………………………..5 2. Yêu cầu………………………………………………………………………………………………………………….5 III. CƠ SỞ LÝ THUYẾT……………………………………………………………………………………………6 1. Cấu trúc máy tính…………………………………………………………………………………………………….6 a. Khái niệm……………………………………………………………………………………………………………….6 b. Các bộ phậncủa cấu trúc máy tính :………………………………………………………………………….6 c. phần cứng và phần mền……………………………………………………………………………………………7 2. Cấu tạo và chức năng của 806…………………………………………………………………………………..7 a. Sơ đồ khối của 8086…………………………………………………………………………………………………7 b. Sơ đồ chân của 8086………………………………………………………………………………………………10 c. Các hàm ngắt và tập lệnh của 8086………………………………………………………………………….12 IV. CÁC THIẾT BỊ NGOẠI VI…………………………………………………………………………………16 1. Cấu tạo và chức năng của IC 8255A…………………………………………………………………………16 2. Cấu tạo bộ giải mã…………………………………………………………………………………………………19 3. Cấu tạo và chức năng cửa IC 74LS138………………………………………………………………………..20 V. MỘT SỐ VÍ DỤ…………………………………………………………………………………………………23 1. Bài tập 1……………………………………………………………………………………………………………….23 Code chương trình hiển thị ra hexa và nhị phân………………………………………………………………23 2. Bài tập 2……………………………………………………………………………………………………………….26 3. Bài tập 3……………………………………………………………………………………………………………….28 a. Phân tích đề bài và cách chọn cách ghép nối…………………………………………………………….28 b. mạch ghép nối……………………………………………………………………………………………………….29 d. Code chương trình…………………………………………………………………………………………………..30 VI. KẾT LUẬN……………………………………………………………………………………………………….32

LỚP ĐIỆN TỬ 2 K12

4

BỘ CÔNG THƯƠNG

I.

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

NỘI DUNG THỰC HIỆN

II.

MỤC ĐÍCH VÀ YÊU CẦU

1. Mục đích – Giới thiệu rõ hơn về cách ghép nối giữa vi xử lý 8086 với các thiết bị ngoại vi và bộ nhớ ngoài. –

Hiểu được cách chọn địa chỉ và ghép nối bộ nhớ từ các vi mạch nhớ khác nhau.

Hiểu được cách giải mã địa chỉ và chọn bit để kết nối với 8255.

Hiểu thêm về cách quét LED 7 thanh

Hiểu thêm và hoạt đổng của các IC giải mã

2. Yêu cầu

– Câu 1: lâp trình bằng ngôn ngữ ASM – hợp ngữ, ngắn gọn, dễ hiểu hiển thị các thông báo khi chạy chương trình. – Câu 2: đây là phần thiết kế bộ nhớ, vẽ bằng phần mềm Proteus – Câu 3: phần lập trình viết bằng hợp ngữ, mạch được mô phỏng bằng phần mêm Protues, mạch trình bày gòn gàng, hoạt động đúng yêu cầu đề bài.

LỚP ĐIỆN TỬ 2 K12

5

BỘ CÔNG THƯƠNG

III.

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

CƠ SỞ LÝ THUYẾT

1. Cấu trúc máy tính a. Khái niệm Vi xử lý là một thành phần không thể thiếu của máy tính, ngoài ra để tạo ra một hệ hoàn chỉnh phải cần có các bộ phận khác như bôn nhớ, thiết bị vào/ra như bàn phím, màn hình…

b. Các bộ phậncủa cấu trúc máy tính :

 Bộ vi xử lý (CPU- Central Processin Unit) Đóng vai trò như một bộ não của máy tính. Đây là một vi mạch số với mức độ tích hợp cực lớn, bên trong nó bao gồm nhiều khối chức năng khác nhau như đơn vị số nguyên để thao tác tính toán với các số nguyên,…. Các thông số quan trọng của một bộ vi xử lý : + Tần số làm việc + Độ rộng bus dữ liệu m + Độ rộng bus địa chỉ n

LỚP ĐIỆN TỬ 2 K12

6

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

Bộ nhớ Bộ nhớ được chia thành RAM và ROM: + RAM (Random Access Memory): là bộ nhớ có thể ghi/đọc, có nghĩa là ta có thể đọc thông tin từ bộ nhớ, xóa thông tin cũ trong bộ nhớ hoặc ghi thông tin mới vào bộ nhớ; nội dung thông tin trong RAM sẽ bị mất đi khi bị mất nguồn. + ROM (Read Only Memory) :dùng để chứa các chương trình điều khiển hệ thống như chương trình để kiểm tra các thiết bị mỗi khi bật nguồn, chương trình khởi động máy… Nội dung bên trong ROM không bị mất đi khi bị mất nguồn.

Mạch ghép nối vào/ra Mạch ghép nối vao/ra có nhiệm vụ tạo ra khả năng giao tiếp giữa hệ vi xử lý với thế giới bên ngoài. Bao gồm các thiết bị như : thiết bị vào (bàn phím, chuột, máy quét….).thiết bị ra(màn hình, máy in, …..)

Bus hệ thống Gồm có: + Bus điều khiển:là các đương dây mang các tín hiệu điều khiển hoạt động hoặc phản ánh trạng thái của các khối như /RD, /WR, /INT… + Bus dữ liệu là các đường dây mang số liệu mà vi xử lý đang trao đổi với thiết bị nhớ hoặc thiết bị ra/vào. + Bus địa chỉ : mang thông tin về địa chỉ của ô nhowshay một thiết bị vào/ra. c. phần cứng và phần mền

Phần cứng Phần cứng (hardware) là thuật ngữ dùng để chỉ toàn bộ những thiết bị cơ khí, điện tử tạo nên máy tính như các ổ đĩa, màn hình,…

Phần mền Phần mền (software) là thuật ngữ dùng để chỉcác chương trình máy tính, nó được thực thi trên phần cứng bằng cách điều khiển sự hoạt động của phần cứng. Các phần mền được chia thành các loại sau: Hệ điều hành như DOS, Windows,…. Trình tiện ích như NC, NU, BKAV,… Chương trình ứng dụng như MS Word, Protel,…… Ngôn ngữ lập trình pascal, C, C++, Java,….

2. Cấu tạo và chức năng của 806 a. Sơ đồ khối của 8086 – Bên trong bộ vi xử lý 8086 bao gồm 2 khối chính: LỚP ĐIỆN TỬ 2 K12

7

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

 Khối thực hiện lệnh (EU) Khối thực hiện lệnh (EU- Execution Unit) là nơi giả mã và thi hành các lệnh. EU bao gồm: –

Bộ xử lý số học và logic(ALU – Arithmatic Logiccal Unit) là nơi thưc hiện các lệnh số học và lệnh logic.

Các thanh ghi đa năng: Có chứa 4 thanh ghi đa năng 16 bit, mỗi thanh ghi có thể chứa bất kì các loại dữ liệu, tuy nhiên một số công việc, các thanh ghi này lại có chức năng đặc biệt của riêng nó mà các thanh ghi khác không thực hiện được. + Thanh ghi AX: đây là thanh ghi chứa, kết quả của các thao tác thường được chứa ở đây. Nếu kết quả là 8 bit thì thanh ghi AL sẽ được sử dụng + Thanh ghi BX: đây là thanh ghi cơ sở, thương được chứa địa chỉ cơ sở của một bảng khi sử dụng lệnh XLAT. + Thanh ghi CX: đây là thanh ghi đếm, nó thường được chứa số lần lặp lại trong trường hợp dùng lênh LÔP, còn CL thì thường được chứa số lần quay hay dịch bít của các thanh ghi. + Thanh ghi DX: đây là thanh ghi dữ liệu, nó thường được sử dụng cùng với thanh ghi AX để thực hiện các phép nhân hay chia của các số 16 bit. DX còn được sử dụng để chứa địa chỉ các cổng trong các lệnh vào/ra dữ liệu trực tiếp.

– Thanh ghi cờ F là một đoạn ghi đặc biệt gọi là đoạn ghi cờ hay đoạn ghi trạng thái. Mỗi bit của đoạn ghi này được dùng để phản ánh một trạng thái nhất định của kết

LỚP ĐIỆN TỬ 2 K12

8

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

quả phép toán do ALU thực hiện hoặc một trạng thái hoạt động của CPU. Đoạn ghi cờ có 16 bit nhưng chỉ dùng hết 9 bit làm bit cờ.

Các bit cờ chia thành hai loại: * Các cờ trạng thái: có 6 cờ trạng thái là C, P, A, Z, S và O. Các cờ trạng thái này được thiết lập bằng 1 hoặc xóa bằng 0 sau hầu hết các lệnh toán học và logic. + C (Carry): cờ nhớ; + P (Parity): cờ chẵn lẻ; + A (Auxiliary): cờ nhớ phụ; + Z (Zero): cờ rỗng, + S (Sign): cờ dấu; + O (Overflow): cờ tràn, * Các cờ điều khiển: có 3 cờ T, I, D. Các cờ này được thiết lập bằng 1 hoặc xóa bằng 0 thông qua các lệnh để điều khiển chế độ làm việc của bộ vi xử lý. + T (Trap): cờ bẫy, + I (Interrupt): cờ ngắt; + D (Direction): cờ hướng – Có 3 đoạn ghi con trỏ (IP, BP, SP) và 2 đoạn ghi chỉ số (SI, DI). Các đoạn ghi này ngầm định được sử dụng làm các đoạn ghi lệch cho các đoạn tương ứng: + IP (Instruction Pointer), BP (Base Pointer ), SP (Stack Ponter), SI (Source Index): DI (Destinaton Index). Bảng tóm tắt sự kết hợp ngầm định giữa đoạn ghi đoạn và đoạn ghi lệch: Đoạn ghi đoạn CS

Đoạn ghi lệch IP

DS

BX, DI, SI

SS

SP hoặc BP

ES

DI

Địa chỉ Địa chỉ lệnh sắp thực hiện Địa chỉ trong đoạn dữ liệu Địa chỉ trong đoạn ngăn xếp Địa chỉ chuỗi đích

Khối điều khiển (CU- Control unit). Có nhiệm vụ tạo ra các tín hiệu điều khiển các bộ phận bên trong và bên ngoài CPU.

LỚP ĐIỆN TỬ 2 K12

9

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

 Khối giao tiếp bus (BIU) Khối giao tiếp bus (BIU- Bus Interface Unit) có nhiệm vụ đẩm bảo việc trao đổi thông tin giữa 8086 với các linh kiện bên ngoài. BIU gồm : –

Một bộ cộng để tạo địa chỉ vật lý 20 bit từ các thanh ghi 16 bit.

Bốn thanh ghi đoạn 16 bit gồm CS, DS, SS và ES để giúp 8086 truy cập tới các đoạn trên bộ nhớ. + Thanh ghi đoạn mã CS (Code Segment),. + Thanh ghi đoạn dữ liệu DS (Data Segment). + Thanh ghi đoạn dữ liệu phụ ES (Extra Segment). + Thanh ghi đoạn ngăn xếp SS (Stack Segment). .

Mạch logic điều khiển có nhiệm vụ đảm bảo giao tiếp giữa 8086 với thiết bị bên ngoài.

Hàng đợi lệnh có độ dài 6 byte là nơi chứa các mã lệnh đọc được nằm sẵn để chờ EU xử lý.

LỚP ĐIỆN TỬ 2 K12

10

BỘ CÔNG THƯƠNG

b.

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

Sơ đồ chân của 8086

Vi xử lý 8086 được thiết kế để hoạt động một trong hai chế độ, tùy thuộc vào mức điện áp đặt ở chân số 33 (chân MN/MX): – Chế độ tối thiểu (chế độ MIN) đươc thiết lập nếu điện áp ở chân số 33 ở mức 5V. là chế độ tong hệ thống chỉ có 8086 và các vi mạch nhớ , các vi mạch ghép nối vào ra. – Chế độ tối đa (chế độ MAX) được thiết lập nếu điện áp ở chân số 33 ở mức 0V, là chế độ áp dụng cho hệ thống đa xử lý, đồng xử lý (8086 và bộ đồng xử lý toán học 8087).

 Các chân mang thông tin địa chỉ. -Vi xử lý 8086 có 20 đường địa chỉ từ A0 đến A19 tong đó 16 đường dây địa chỉ thấp từ A0 đến A15 được ghép kênh dữ liệu từ D0 đến D15 trên các chân từ AD0 đến AD15 ; còn 4 đường dây địa chỉ cao nhất từ A16 đến A19 được ghép kênh với tín hiệu trạng thái từ S3 đến S6 trên các chân A16/S3 đến A19/S6.

 Các chân mang thông tin dữ liệu.

LỚP ĐIỆN TỬ 2 K12

11

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

Vi xử ly 8086 có 16 đường dây dữ liệu từ Do đến D15 được ghép kênh với 16 đường địa chỉ thấp từ D0 đến D15. Khi hoạt động ở chu kỳ bus dữ liệu thì các đường dây này mang thong tin về dữ liệu, là dữ liệu đọc ra hay vào bộ nhớ. Các chân tín hiệu trang thái. Bốn đường dây địa chỉ cao nhất từ A16 đến A19 của 8086 cũng được ghép kênh , nhưng trong trường hợp này nó được ghép kênh với các tín hiệu trạng thái từ S3 đén S6. Các bít trang thái này được đưa ra cùng thời điểm với các dữ liệu được truyền trên các chân AD0 đén AD15. READY: Tín hiệu báo cho CPU biết tình trạng sẵn sàng của thiết bị ngoại vi hay bộ nhớ. Khi READY = 1 thì CPU thực hiện đọc/ghi dữ liệu mà không phải chèn thêm các chu kỳ đợi. Khi các thiết bị ngoại vi hay bộ nhớ cótốc độ chậm, chúng có thể đưa tin hiệu READY = 0 để báo cho CPU biết mà chờ chúng. Lúc này CPU tự kéo dài thời gian thực hiện đọc/ghi bằng cách chèn thêm các chu kỳ đợi. Các chân tín hiệu điều khiển.

– ALE: [I] Address Latch Enable. Xung cho phép chốt địa chỉ. Khi ALE = 1 có nghĩa là trên các chân ghép kênh AD có địa chỉ của thiết bị vào/ra hoặc ônhớ. Khi CPU chấp nhận treo chân này không ở trạng thái trở kháng cao mà ALE = 0. : [O] Data bus Enable. Kích hoạt các bộ đệm bus dữ liệu. : Chọn bộ nhớ (= 0) hoặc thiếtbị vào/ra (= 1) làm việc với CPU. Khi đó trên bus địa chỉ sẽ có địa chỉtương ứng của các thiết bị đó. Chân này ở trạng thái trở kháng cao khi CPU chấp nhận treo. :[O] Data Transmit/Receive. Tín hiệu này cho biết bus dữ liệu đang vận chuyển dữ liệu vào CPU hay ra khỏi CPU. Tín hiệu này cũng dùng để điều khiển các bộ đệm 2 chiều của bus dữ liệu. : Dùng để báo răng đang truy cập năng cao hay băng thấp của bộ nhớ :[O] Read signal. Xung cho phép đọc. Khi RD = 0 thì bus dữ liệu nhận dữ liệu từ bộ nhớ hoặc thiết bị ngoại vi. Chân này ở trạng thái trở kháng caokhi CPU chấp nhận treo 

Các chân tín hiệu ngắt: – INTR: [I] Interrupt request. Tín hiệu yêu cầu ngắt che được. Khi có yêu cầu ngắt (INTR = 1) mà cờ cho phép ngắt IF = 1 thì CPU kết thúc lệnh đang làm dở, sau đó đi vào chu kỳ chấp nhận ngắt và đưa ra bên ngoài tín hiệu INTA = 0. :[I] Tín hiệu tại chân này được kiểm tra bởi lệnh WAIT. Khi CPU thực hiện lệnh WAIT mà lúc đó tín hiệu TEST = 1 thì nó sẽ chờ cho đến khi tín hiệu TEST = 0 thì mới thực hiện lệnh tiếp theo.

LỚP ĐIỆN TỬ 2 K12

12

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

– NMI: [I] None-Maskable Interrupt. Tín hiệu yêu cầu ngắt không che được. Tín hiệu này không bị khống chế bởi cờ IF và nó sẽ được CPU nhận biết bằng tác động của sườn lên của xung yêu cầu ngắt. Nhận được yêu cầu ngắt này (NMI = 1) CPU kết thúc lệnh đạng làm dở,sau đó chuyển sang thực hiện chương trình phục vụ ngắt kiểu INT2. – RESET: Dùng để thiết lập lại phần cứng cho CPU. Chuyển RESET xuống mức logic 0 dùng để khởi tạo các thanh ghi nội của vi xử lý và khởi tạo chương trình con phục vụ thiết lập hệ thống.  Các chân mang tín hiệu phục vụ DMA : Ở chế độ MIN của 8086 gồm hai tín hiệu HOLD và HLDA. Khi một thiết bị ngoài muốn giành quyền điều khiển bus hệ thống thực hiện truy cập bộ nhớ trực tiếp , nó báo yêu cầu này cho CPU bằng cách chuyển HOLD lên mức logic chúng tôi đó CPU chuyển sang trạng thái cô lập sau khi chu kỳ bus hiện tại thực hiện xong. Khi ở trạng thái cô lập , các đường dây tín hiệu AD0- AD15, A16/S3- A19/S6, BHE/S7, , , , và INTR. c. Các hàm ngắt và tập lệnh của 8086  Tập lệnh của 8086 + Lệnh XCHG: toán hạng đích và nguồn được đổi lẫn cho nhau XHCG đich, nguồn + Lệnh XLAT: XLAT nhan_nguồn + Lệnh ADD, SUB: ADD dich,nguon – cong nguon vao dich + Lệnh ADC: cờ nhớ được cộng vào toán hạng đích và nguồn ADC dich,nguon + Lệnh DIV: thực hiện phép chia không dấu, toán hạng nguồn có thể là một ô nhớ hay đoạn ghi. Nếu toán hạng nguồn là 8 bit thì thương số nằm trong AL, số dư nằm trong AH; nếu toán hạng nguồn là 16 bit, thì thương số nằm trong AX còn số dư nằm trong DX DIV nguon; + Lệnh IDIV (integer divide): thực hiện phép chia có dấu. IDIV nguon; + Lệnh IMUL: thực hiện phép nhân có dấu. IMUL nguon; + Lệnh INT : dùng để gọi các hàm của DOS và BIOS ;

LỚP ĐIỆN TỬ 2 K12

13

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

Cú pháp : int 21h + Lệnh MOV: chuyển dữ liệu từ toán hạng nguồn vào toán hạng đích MOV dich, nguon + Lệnh OUT: xuất dữ liệu từ đoạn chứa ra cổng OUT cong,đoạn_chua + Lệnh IN: đọc dữ liệu từ cổng vào đoạn ghi.

IN đoạnghi, cong + Lệnh NEG (NEGate): toán hạng đích bị trừ đi từ số toàn chữ số 1 (0FFH với kiểu byte và 0FFFFH với kiểu từ). NEG dich; + Lệnh SBB (SuBtract with Borrow): Trừ có nhớ. Trừ toán hạng đích cho toán hạng nguồn và nếu CF=1 thì trừ kết quả nhận được cho 1. SBB dich, nguon; + Lệnh MUL(Multiply): thực hiện phép nhân không dấu. Nhân nội dung của đoạn AL với toán hạng nguồn. Nếu nguồn kiểu byte thì tích chứa trong AX, nếu nguồn là kiểu từ thi tích chứa trong DX:AX MUL nguon; + Lệnh JNZ: nếu KQ của lệnh trước đó khác 0 thi thực hiện lệnh nhảy đến nhãn_đích, ngược lại thì thực hiện lệnh kế tiếp sau đó. JNZ nhan_dich; + Lệnh JA, JG: nhảy nếu lớn hơn + Lệnh JB, JL : nhảy nếu nhỏ hơn. + Lệnh JNA, JNG: nhảy nếu không lớn hơn. + Lệnh JE: nhảy nếu bằng. + Lệnh JC : nhảy nếu cờ CF=1. + Lệnh nhảy không điều kiện (JuMP) : nhảy đến nhãn_nguồn khi gặp lệnh này. JMP nhan_nguon ; + Lệnh CMP (CoMPare) : so sánh 2 toán hạng bằng cách trừ 2 toán hạng cho nhau mà không lưu lại két quả. CMP dich, nguon ; + Lệnh lặp : lặp lại nhãn_nguồn khi gặp lệnh này. LOOP nhan_nguon ; + Các lệnh AND, OR, XOR và TEST AND dich,nguon

;AND đích với nguồn, kết quả lưu ở đích

OR dich,nguon

;OR đích với nguồn, kết quả lưu ở đích

XOR dich,nguon

;XOR đích với nguồn, kết quả lưu ở đích

LỚP ĐIỆN TỬ 2 K12

14

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

TEST dich,nguon ;AND đích với nguồn, kết quả không lưu lại + Lệnh dịch: SHL/SAL dich,1 ;dich sang trai 1 bit SHL/SAL dich,CL ; dich sang trai nhieu bit SHR dich,1 ; dich sang phai 1 bit SHR dich,CLL ; dich sang phai nhieu bit + Lệnh quay: ROL/ROR dich,1 ; quay đích sang trái/phải 1 bit ROL/ROR dich,CL ; quay đích sang trái/phải n bit, với CL=n RCL/RCR dich,1 ; quay đích sang trái/phải 1 bit RCL/RCR dich,CL ; quay đích sang trái/phải n bit, với CL=n + Lệnh HLT (HaLT): đưa bộ vi xử lý vào trạng thai dừng để chờ ngắt ngoài. Dạng lệnh: HLT + Lệnh LOCK: khóa bus trong môi trường có nhiều bộ vi xử lý. + Lệnh NOP: không thực hiện một thao tác nào. + Lệnh STI: IF được thiết lập 1. + Lệnh WAIT: Bộ vi xử lý ở trạng thái chờ cho đến khi ngắt ngoài + Lệnh PUSH: cất dữ liệu vào ngăn xếp, giảm SP đi 2. PUSH nguon; + Lệnh PUSHF: chuyển đoạn ghi cờ vào ngăn xếp. PUSHF;

+ Lệnh POP: lấy dữ liệu ra khỏi ngăn xếp và đưa vào toán hạng đích. POP dich;

+ Lệnh POPF: chuyển nội dung của 2 byte từ đinh ngăn xếp vào đoạn ghi cờ, sau đó tăng con trỏ ngăn xếp lên 2. POPF;

+ Lệnh CALL: gọi thủ tục. CALL nhan;

+ Lệnh RET: trả lại điều khiển khi thủ tục được thực hiện xong. RET;

Các hàm ngắt 21h của 8086 -Hàm 1: là hàm chờ đọc vào 1 ký tự từ thiết bị vào ra chuẩn(bàn phím). Kết quả được lưu vào trong AL. cú pháp :

MOV AH,1 INT 21H -Hàm 2 : là hàm hiển thị nội dung thanh ghi DL lên màn hình hoặc thi hành các chức năng điều khiển.

LỚP ĐIỆN TỬ 2 K12

15

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

Cú pháp : MOV AH,2 MOV DL,’A’ Int 21H

-Hàm 4CH : là hàm kết thúc chương trình hiện tại và trả điều khiển về cho chương trình gọi nó. Cú pháp :

MOV AH,4CH INT 21H -Hàm 9 : Là hàm hiển thị ra màn hình một chuỗi kí tự Cú pháp :

AX,@DATA DS,AX ;khoi tao thanh ghi doan du lieu DS AH,9 DX,’chuoi ki tu’ 21H

 Cấu trúc chương trình lập trình cho 8086 model small ;khai bao kieu bo nho la small .stack 100h ;khai bao kich thuoc ngan xep la 100h .data ;khai bao doan du lieu ;khai báo các biến, các hằng ở đây .code ;khai bao doan ma Main proc ;các lệnh chương trình chính Main endp ;các hàm và thủ tục End main

IV.

CÁC THIẾT BỊ NGOẠI VI

1. Cấu tạo và chức năng của IC 8255A Sơ đồ chân và chức năng của mỗi chân

LỚP ĐIỆN TỬ 2 K12

16

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

Trên thị trường và nghiên cứu chúng ta chỉ nghiên cứu loại đóng gói dạng DIP 40 chân của IC 8255A:

– Các chân 14, 15, 16, 17, 13, 12, 11, 10: tương ứng theo thứ tự từ PC0 đến PC7. Đây là cổng giao tiếp dữ liệu 8 bít PC, khi cần thiết, nó có thể tách thành 2 phần PC cao từ bít PC7 đến PC4 và PC thấp từ bít PC0 đến PC3.đặc biệt, hai phần này có thể hoạt động độc lập với nhau nếu cần. tùy thuộc vào thanh ghi điều khiển được cài đặt mà các cổng này có thể vào/ ra dữ liệu. – Các chân 4, 3, 2, 1, 40, 39, 38, 37: tương ứng với cổng PA từ PA0 đến PA7. Đây là cổng giao tiếp dữ liệu 8 bit vào/ ra PA. tùy theo thanh ghi điều khiển được cài đặt mà cổng này có thể xuất dữ liệu ra hoặc nhận dữ liệu vào. Cổng này khác với cổng PC, nó không thể tách làm 2 độc lập với nhau được. – Các chân từ 18 đến 25: tương ứng với cổng PB từ PB0 đến PB7 . Tương tự như cổng PA, cổng PB cũng có thể đưa dữ lieu 8 bít ra hoặc vào bằng cách thiết lập giá trị của thanh ghi điều khiển. – Các chân từ 27 đến 34 : tương ứng theo thứ tự từ D7 đến D0 – Bus dữ liêu(2 chiều). Bus dữ liệu 2 chiều này được nối tới các tín hiệu tương ứng của Vi xử lý để trao đổi dữ liệu vào/ra do chip 8086 xử lý – Chân 35: là chân Reset – khởi tạo trạng thái ban đầu của IC 8255. Nếu đặt mức này lên mức 1 thì IC bị RESET lại từ đầu. để mạch có thể chạy được, chúng ta phải đặt chân này về mức 0V – GND.

LỚP ĐIỆN TỬ 2 K12

17

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

– Chân 6: chân /CS – Tín hiệu chọn vi mạch. Đây là tín hiệu tích cực ở mức thấp 0v, vì vây chúng ta phải đặt chân này ở mức thấp để chọn IC 8255 hoạt động. nhơ vậy, chân này được sử dụng để kết hợp với mạch giải mã địa chỉ để Vi xử lý điều khiển nó hoạt động đúng yêu cầu. – Chân 5: chân /RD (Read)- là chân tín hiệu cho phép đọc. – Chân 36: chân /WR(Write) – là chân tín hiệu cho phép ghi. – Chân 9 và 8: tương ứng với chân tín hiệu địa chỉ A0 – A1, 2 chân này được nối với 2 bít được tách ra từ bộ tách địa chỉ của 8086, 2 chân này dùng để giải mã cho các cổng của 8255 với quy luật sau: + A1A0 là 00: mã hóa cho cổng PA + A1A0 là 01: mã hóa cho cổng PB + A1A0 là 10: mã hóa cho cổng PC + A1A0 là 11: mã hóa cho thanh ghi điều khiển Chính vì vậy, để chọn đúng vị trí cổng chúng ta phải đưa 2 bít bất kì được tách ra từ bộ tách tín hiệu địa chỉ sao cho 2 chân này cũng được mã hóa đúng như quy luật của A1, A0 trên 8255

chế độ hoạt động

Tuy thuộc vào đoạn ghi điều khiển khi khởi tạo mà vi mạch có thể hoạt động ở các chế độ 0, 1, 2 khác nhau, chiều của các cổng A, B, C có thể ra hoặc vào. Thanh ghi điều khiển gồm có 8 bit, mỗi bít có các chức năng khác nhau : 1

D6

D5

PA

PC cao

D2 PB

PC thấp

+ Bit D6 và D5 dùng để chọn chế độ nhóm A

 Nếu D6D5 là 00 thì chọn chế độ 0  Nếu D6D5 là 01 thì chọn chế độ 1  Các trường hợp khác sẽ không xác định + Bít PA: chọn chiều cho cổng PA,

 Nếu PA=0: cổng PA sẽ xuất dữ liệu ra.  Nếu PA=1: cổng PA sẽ nhận dự liệu bên ngoài vào + Bít PC cao: chọn chiều ra/vào cho 4 bit cao của cổng PC

 Nếu PC=0 thì cho phép cổng PC cao xuất dữ liệu ra  Nếu PC=1 thì cho phép cổng PC ca0 nhận dữ liệu LỚP ĐIỆN TỬ 2 K12

18

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

+ Bít D2: chọn chế độ nhóm B

 Nếu D2=0 thì chọn chế độ 0  Nếu D2=1 thì chọn chế độ 1 + Bít PB: chọn chiều ra/vào cho cổng PB

 Nếu PB=0 thì cho phép cổng PB xuất dữ liệu ra  Nếu PB=1 thì cho phép cổng PB nhận dữ liệu + Bít PC thấp: chọn chiều ra/vào cho 4 bit thấp của cổng PC

 Nếu PC=0 thì cho phép cổng PC thấp xuất dữ liệu ra  Nếu PC=1 thì cho phép cổng PC thấp nhận dữ liệu VD: để chọn chọn chế độ nhóm A là chế độ 0, nhóm B là chế độ 0, cổng PA, PB xuất dữ liệu, cổng PC nhận dữ liệu , ta cài đặt thanh ghi điều khiển như sau: Mov al, 100010001B Out DK, al Chế độ 0: + các cổng A, B, C được sử dụng đọc lập với nhau. + Cổng A, B, C có thể vào hoặc ra tùy vào đoạn ghi điều khiển – Chế độ 1: chế độ này được gọi là chế độ vào/ra đột cửa hay ddooid thoại với các bit của cổng C. Các cổng A, B, C được chia thành 2 nhóm: + Nhóm A gồm cổng A để trao đổi dữ liệu và cổng C cao để đồi thoại với Vi Xử Lý và thiếu bị ngoài. + Nhóm B gồm cổng B để trao đổi dữ liệu và cổng C thấp để đồi thoại với Vi Xử Lý và thiếu bị ngoài

LỚP ĐIỆN TỬ 2 K12

19

BỘ CÔNG THƯƠNG

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

2. Cấu tạo bộ giải mã Cấu tạo bên trong và chức năng các chân :

IC 74273 là IC số được tích hợp bỏi 8 con flip-flop loại D lắp theo kiểu đồng bộ xung đồng hồ và chân clear. IC gồm có 20 chân trong đó: + Chân 20 nối với Vcc nằm ở dải 4,75 đến 5,25 Volt + Chân 10 nối với Mass + Chân 1 là chân Clear (MR) + Chân 11 là chân xung đồng hồ (CP) + Các chân 3, 4, 7, 8, 13, 14, 17, 18 là chân tín hiệu vào nối với các dây tín hiệu đa hợp của Vi Xử Lý. + Các chân 2, 5, 6, 9, 12, 15, 16, 19 là các chân tín hiệu địa chỉ được tách ra.

LỚP ĐIỆN TỬ 2 K12

20

Bộ Vi Sai Là Gì? Cấu Tạo Và Nguyên Lý Của Bộ Vi Sai Ô Tô?

Bộ vi sai tiếp tục tăng mômen quay đã truyền qua hộp số dọc và phân phối lực dẫn động tới các bán trục bên trái và bên phải. Ngoài ra, chính truyền lực vi sai tạo ra sự chênh lệch về tốc độ quay giữa bánh xe phía trong và bánh xe phía ngoài khi xe quay vòng và làm cho xe chạy êm trên những đường cong.

1. Truyền lực cuối cùng Truyền lực cuối cùng giảm số vòng quay từ hộp số ngang (dọc) để tăng mômen quay. Truyền lực cuối cùng của xe FR tăng mômen quay khi xe chuyển hướng. 2. Truyền lực vi sai Truyền lực vi sai tạo ra tốc độ quay chênh lệch giữa hai bánh xe khi xe chạy trên các đường vòng.

Phân loại bộ vi sai

1. Bộ vi sai của loại xe FF

Bộ vi sai dùng trong các xe FF có động cơ lắp ngang được gắn liền với hộp truyền lực. Người ta lắp cụm vi sai ở giữa vỏ hộp số ngang và vỏ hộp truyền lực. Bánh răng lớn là loại bánh răng xoắn. Bánh răng này được kết hợp với hộp vi sai và lắp trên vỏ hộp số ngang qua hai vòng bi bán trục. Bán trục ăn khớp với then hoa trong của bánh răng bán trục. Thường có hai bánh răng vi sai để dẫn động, nhưng ở các bộ vi dùng cho các động cơ có công suất cao thường dùng bốn bánh răng vi sai để dẫn động.

2. Bộ vi sai của loại xe FR

Truyền lực cuối cùng và bộ vi sai trong thực tế được lắp liền thành một cụm, như được thể hiện ở hình bên trái, và được lắp đặt trực tiếp trong vỏ hộp vi sai và được tiếp tục lắp vào hộp cầu sau, thân xe hoặc khung xe. Khớp nối các đăng của trục các đăng được lắp cố định vào mặt bích nối làm quay bánh răng quả dứa được nối với bích này. Bánh răng quả dứa được lắp trong vỏ hộp vi sai trên 2 ổ lăn côn. Người ta lắp bánh răng vành chậu liền với vỏ hộp vi sai vào giá đỡ vi sai qua hai vòng bi bán trục. Bánh răng quả dứa và bánh răng vành chậu là các bánh răng côn xoắn có đường tâm của trục lệch nhau, vì vậy phải dùng loại dầu bánh răng hypoit đặc biệt để bôi trơn cho chúng. Người ta lắp các bánh răng bán trục vào các bán trục sau bằng rãnh then.

3. Điều chỉnh bộ vi sai

(1) Điều chỉnh tải trọng ban đầu của vòng bi bán trục Người ta dùng ổ lăn côn trong vòng bi bán trục, nên cần phải điều chỉnh tải trọng ban đầu của các vòng bi bán trục này. (2) Điều chỉnh tải trọng ban đầu của bánh răng quả dứa Người ta thường điều chỉnh tải trọng ban đầu của các vòng bi bánh răng quả dứa bằng cách thay đổi khoảng cách các vòng lăn trong của ổ đỡ trước và sau, trong khi cố định các vòng lăn ngoài vào hộp vi sai. Cũng có thể thực hiện việc này bằng cách thay đổi tổng độ dày của các vòng đệm được sử dụng, hoặc đặt áp lực vào vòng cách co giãn (bằng cách vặn chặt đai ốc) để làm thay đổi chiều dài của nó. (3) Điều chỉnh khe hở ăn khớp bánh răng vành chậu Điều chỉnh khe hở ăn khớp là điều chỉnh khe hở của bề mặt tiếp xúc giữa bánh răng quả dứa và bánh răng vành chậu. Khi khe hở ăn khớp lớn, điều chỉnh hộp vi sai về phía bánh răng quả dứa, còn khi he hở ăn khớp nhỏ, điều chỉnh theo hướng ra xa bánh răng quả dứa. Sử dụng đai ốc điều chỉnh để thực hiện việc điều chỉnh này. (4) Điều chỉnh vết tiếp xúc răng của bánh răng vành chậu Điều chỉnh vết tiếp xúc răng của bánh răng vành chậu bằng cách sử dụng vòng đệm điều chỉnh để dịch chuyển độ lệch giữa bánh răng quả dứa và bánh răng vành chậu.

Cấu tạo bộ vi sai

GỢI Ý KHI SỬA CHỮA: 1. Tải trọng ban đầu của vòng bi bán trục Bánh răng vành chậu phát sinh ra lực đẩy dọc trục, vì vậy nếu điều chỉnh tải trọng ban đầu không đúng, ổ lăn côn bên sẽ mòn làm cho tốc độ quay không ổn định. Để tránh hiện tượng này, cần phải điều chỉnh tải trọng ban đầu bằng đệm điều chỉnh hoặc đai ốc điều chỉnh. 2. Tải trọng ban đầu của bánh răng quả dứa (FR) Bánh răng vành chậu phát sinh ra lực đẩy dọc trục, vì vậy nếu điều chỉnh tải trọng ban đầu không đúng, các ổ lăn côn ở cả hai đầu của bánh răng quả dứa sẽ bị mòn làm cho tốc độ quay không ổn định. Để tránh hiện tượng này cần phải điều chỉnh tải trọng ban đầu bằng đệm điều chỉnh hoặc vòng cách co giãn. 3. Khe hở ăn khớp của bánh răng vành chậu hypoit (FR) Bánh răng vành chậu tạo ra một lực đẩy tác động vào bánh răng quả dứa, vì vậy nếu điều chỉnh khe hở ăn khớp không chính xác, lực tác động sẽ quá lớn làm cho răng của cả hai bánh răng này bị hư hỏng và bị kẹt. Cần phải dùng đai ốc điều chỉnh hoặc đệm điều chỉnh để điều chỉnh khe hở răng này. 4. Vết ăn khớp của bánh răng vành chậu (FR) Bánh răng vành chậu tạo ra một lực đẩy tác động vào bánh răng quả dứa, vì vậy nếu không điều chỉnh tốt vết ăn khớp này, lực tác động sẽ quá mức làm cho răng của cả hai bánh răng này bị hư hỏng và bị kẹt hoặc sinh ra tiếng ồn. Phải điều chỉnh không chỉ khe ăn khớp, mà phải điều chỉnh cả vết ăn khớp của bánh răng bằng vòng đệm điều chỉnh.

Nguyên lý hoạt động bộ vi sai

1. Khi xe chạy thẳng

Khi xe chạy thẳng, một lực cản đều nhau tác động lên cả bánh xe bên phải và bánh xe bên trái, vì vậy bánh răng vành chậu, bánh răng vi sai và bánh răng bán trục đều quay như một khối liền để truyền lực dẫn động đến cả hai bánh xe.

2. Khi xe chạy trên đường vòng

Khi xe chạy trên đường vòng, tốc độ quay của lốp ngoài và lốp trong sẽ khác nhau. Nói khác đi, bên trong bộ vi sai, bánh răng bán trục B phía trong quay chậm và bánh răng vi sai phải quay sao cho bánh răng bán trục A phía ngoài quay nhanh hơn. Đó là cách mà bộ vi sai làm cho xe chạy êm qua các đường vòng. GỢI Ý: Bộ vi sai hoạt động để tác động cùng một mômen quay vào cả bánh xe bên phải và bánh xe bên trái. Vì vậy, trong khi điều này có ưu điểm là làm cho xe chạy được êm qua các đường vòng, thì lại có nhược điểm là làm giảm lực dẫn động đến cả hai bánh xe khi lực dẫn động của một

LSD (Bộ vi sai hạn chế trượt)

LSD là một cơ cấu hạn chế bộ vi sai khi một trong các bánh xe bắt đầu trượt để tạo ra một lực dẫn động phù hợp ở bánh xe kia làm cho xe chạy êm.Có các loại LSD khác nhau.

1. LSD nối khớp thuỷ lực

Khớp nối thuỷ lực là một loại khớp (ly hợp) thuỷ lực truyền mômen quay bằng sức cản nhớt của dầu. Nó sử dụng sức cản nhớt này để hạn chế sự trượt vi sai. LSD nối khớp thuỷ lực được sử dụng như một cơ cấu hạn chế vi sai ở bộ vi sai trung tâm của các xe 4WD và một số LSD nối khớp thuỷ lực được sử dụng ở các bộ vi sai của các xe kiểu FF và FR.

2. LSD cảm biến mômen kiểu bánh răng xoắn

Độ hạn chế trượt được thực hiện chủ yếu nhờ lực ma sát được tạo ra giữa các đỉnh răng của bánh răng hành tinh và vách trong của hộp vi sai, và ma sát được tạo ra giữa mặt đầu của bánh răng bán trục và vòng đệm chặn. Nguyên tắc của bộ hạn chế trượt là làm cho phản lực F1 (được hợp thành từ phản lực ăn khớp của bánh răng hành tinh và bánh răng bán trục, và phản lực ăn khớp của bản thân các bánh răng hành tinh) có thể đẩy bánh răng hành tinh theo chiều của hộp vi sai theo tỷ lệ với mômen đầu vào. Do phản lực F1 lực ma sát μF1 (được tạo ra giữa đỉnh răng của bánh răng hành tinh và vách trong của hộp vi sai) sẽ tác động theo hướng làm bánh răng hành tinh ngừng quay.

3. LSD cảm nhận mômen quay

Lực hạn chế vi sai được tạo ra từ ma sát cạnh răng giữa các bánh răng bán trục và các trục vít, và ma sát giữa vỏ hộp vi sai, các vòng đệm chặn và các bánh răng bán trục. Trong loại LSD cảm nhận mômen quay này, lực hạn chế vi sai thay đổi mạnh và nhanh theo mômen quay tác động vào nó. Do đó, nếu nhả bàn đạp ga trong khi xe đang quay vòng, bộ vi sai sẽ làm việc êm dịu như một bộ vi sai bình thường. Tuy nhiên, trong trường hợp có mômen lớn hơn tác động, thì lực hạn chế vi sai lớn hơn sẽ được tạo ra.

4. Loại nhiều đĩa

Lò xo nén hình ống được lắp giữa các bánh răng bán trục trái và phải để giữ các vòng đệm chặn luôn ép vào các tấm ly hợp qua các vòng cách và các bánh răng bán trục. Do đó, ma sát được tạo ra giữa giữa tấm ly hợp và vòng đệm chặn sẽ hạn chế bộ vi sai. GỢI Ý: Dùng dầu LSD đặc biệt cho các LSD kiểu nhiều đĩa.

Bộ Vi Sai Là Gì? Cấu Tạo Và Nguyên Lý Hoạt Động Của Bộ Vi Sai

Bộ vi sai là một trong những thiết bị được dùng để chia mô men xoắn của động cơ làm hai đường, cho phép hai bên bánh xe được quay với hai tốc độ khác nhau. Do đó, người dùng có thể tìm thấy bộ vi sai ở bất kỳ loại xe hơi và xe tải hiện đại nào và đặc biệt ở các xe bốn bánh đều được chủ động hoàn toàn. Hơn nữa, mỗi cầu chủ động của các xe này đều cần một bộ vi sai và giữa bánh trước và bánh sau cũng cần bởi khi vào cua thì quãng đường mà bánh trước và sau đi được cũng đã khác nhau.

– Trục các-đăng: truyền lực cuối, các bánh răng chủ động ăn khớp với bánh răng bị động để giảm số vòng quay – tăng mô men.

– Vỏ bộ vi sai: được gắn lên bánh răng bị động.

– Bánh răng hành tinh: kết nối và điều khiển tốc độ của các bánh răng bán trục.

– Bán trục trong/ngoài: kết nối bánh răng bán trục với bánh xe.

1 bộ vi sai thông thường hay còn được gọi là vi sai mở gồm: 1 bánh răng quả dứa, 2 bánh răng hành tinh, 1 bánh răng to bao ngoài và 2 bánh răng mặt trời. Được gắn với trục các đăng để giúp nhận chuyển động được đi ra từ hộp số đó là bánh răng quả dứa. Khi đó, bánh răng to nhất sẽ được quay trên trục bánh xe chính là loại bánh răng bao ngoài.

Cùng với đó, bánh răng bao này sẽ được gắn sao cho cố định với trục của hai bánh răng hành tinh. Ngoài ra, 2 bánh răng mặt trời chính là 2 bánh răng được gắn liền với 2 bán trục, trong đó 1 bán trục sẽ được dẫn ra 1 bánh xe và khi xe chạy ở trên đường thẳng thì lực cản sẽ tác dụng lên 2 bánh xe một cách đều nhau.

Lúc này 2 bánh xe sẽ quay với một tốc độ giống nhau. Khi đó, quan sát trường hợp này có thể thấy 2 bánh răng hành tinh sẽ không bị xoay quanh trục của chính nó.

Còn trong trường hợp xe chạy trên đường cong hay vào đoạn cua thì lúc này lực cản sẽ có nhiệm vụ tác dụng lên bánh xe bên trong nhiều hơn bánh xe phía bên ngoài. Do đó, bánh xe bên ngoài sẽ phải quay nhanh hơn, còn bánh xe bên trong sẽ bị quay chậm lại.

Khi xe cua sang bên phải thì khi đó bánh răng mặt trời ở bên phải sẽ lập tức quay chậm hơn bánh răng mặt trời phía bên trái. Lúc này, 2 bánh răng mặt trời sẽ quay với một tốc độ khác nhau và nó sẽ làm cho bánh răng hành tinh xoay.

Việc này khiến cho bánh xe ở phía ngoài vòng cua sẽ nhận được nhiều động lực hơn bánh xe ở phía trong và từ đó sẽ giúp người lái có thể vào cua 1 cách mượt mà hơn.

Nếu như cơ cấu vi sai mở sẽ gặp 1 vấn đề như sau: Nếu khi xe bị sa lầy, 1 bánh xe bị sa lầy còn bánh còn lại vẫn có độ bám rất đường tốt thì lúc này bánh xe bị sa lầy sẽ có lực cản tác dụng lên nó vô cùng nhỏ.

Còn bánh xe còn lại vẫn chiếm ưu thế có độ bám đường tốt nên có lực cản lớn. Theo cơ cấu vi sai thì nó sẽ khiến cho bánh xe bị sa lầy quay tít, còn đối với bánh xe còn lại thì độ bám đường sẽ không nhận được bất kỳ 1 sự chuyển động nào, do đó sẽ dẫn đến tình trạng xe bị kẹt và không thể di chuyển được.

Để khắc phục tình trạng này thì người ta đã đưa ra cơ cấu khóa vi sai hay thiết kế bộ vi sai để chống trượt. Cơ cấu khóa vi sai sẽ có thể được cấu tạo theo một kiểu chốt cài hay là thiết kế theo bộ ly hợp trên các bán trục.

Đặc biệt, các cơ cấu này có thể được kích hoạt bằng tay hay bằng thủy lực, khí nén hay thậm chí là kích hoạt bằng điện. Nếu khi các cơ cấu này được kích hoạt thì sẽ khóa 2 bán trục lại với nhau và chuyển động cùng 1 tốc độ. Ứng dụng này được hoạt động khi đi xe vào một đoạn đường xấu bất kỳ và khi vào cua thì tắt chế độ khóa vi sai này đi.